- DRAM, NAND, 비메모리 반도체 모두 트랜지스터를 기반으로 구성되어 있기때문에 반도체 소자의 성능은 트랜지스터와 직결된다. 트랜지스터는 입력과 출력사이에 시간 차가 발생하며 이를 게이트 딜레이라고 부른다. 게이트 딜레이는 회로의 속도가 낮아지는 주요 원인이며 전류의 양과 반비례한다. 이에 따라 트랜지스터의 발전은 전류의 양을 늘리는 것이 주축이 되어 왔다.
- 포화 전류(Saturation current) 방정식을 보면 전류의 양은 게이트의 폭(W), 전하운반체의 이동성(μ), 유전막의 capacitance(C)에 비례하며 채널 길이(L)에 반비례한다. 또한 유전막의 capacitance 는 유전막의 유전율(ε), 면적(A)과 비례하며 유전막의 두께(t)와 반비례한다. 결국 전류의 양을 늘리기 위해선 1) 채널길이 단축 및 게이트 폭 증가 2) 전하 운반체 이동성 향상 3) 유전막의 capacitance 개선이 필요한 셈이다.